[Digital circuit] notepad++ - verilog 에러 : No such file or directory No top level modules, and no -s option
·
Computer Science/Digital circuit
Notepad++ console창에 "iverilog -o functions functions.v functions_tb.v" 를 실행시켰는데, "No such file or directory No top level modules, and no -s option"라는 에러가 발생하였다. path설정도 잘 했고, file을 만들어 저장까지 완료하였는데 해당 에러가 발생한다?? workspace가 다른곳에 설정되어있기 때문이다. (해결방안) workspace를 해당 파일이 있는 폴더로 설정해 주거나, 파일들을 notepad++폴더에 넣어주어야한다.
[Digital Circuit] algebraic structures에 사용되는 Basic Common Postulates (cf. 분배법칙 증명)
·
Computer Science/Digital circuit
1. Closure - 정의) A set S is closed with respect to a binary operator if, for every pair of elements of S, the binary operator specifies a rule for obtaining a unique elements of S 2. Associate law(결합법칙) - (x*y)*z=x*(y*z) for all x,y,z∈S 3. Commutative law(교환법칙) - x*y=y*x for all x,y∈S 4. Identity elements(항등원) - for all x∈S, e*x=x*e=x 5. Inverse(역원) - for all x∈S , exists y∈S, such that x*y=e 이때..
[Digital Circuit] Minterm(최소항) & Maxterm(최대항)
·
Computer Science/Digital circuit
Minterms (최소항) - 정의) 모든 변수가 한 번씩 나타나 곱의 형태를 이루고, 그 변수들은 true 혹은 complement 된 형태를 취하게 되는것 - 쉽게 말해서 곱들의 합이라고 표현할 수 있다. - ex) F1 = x'y'z+xy'z'+xyz - xy+xz+yz 의 경우는 해당하지 않는다 (why? 각 곱들에 모든 변수가 한번씩 나타나지 않았기 때문) - 논리 회로는 AND gates만 사용한다. - variables 가 n개라면, 총 2^n개 이다. Maxterms(최대항) - 정의) 모든 변수가 한 번씩 나타나 합의 형태를 이루고, 그 변수들은 true 혹은 complement 된 형태를 취하게 되는것 - 쉽게 말해서 합들의 곱이라고 표현할 수 있다. - 논리 회로는 AND gates만..